집밖은 위험해

반가산기

- 2진수 1비트 덧셈 연산하는 회로

- 자리 올림을 입력 받지 않아 반쪽짜리 가산기란 의미

전 가산기

- Full Adder

- 자리올림을 포함한 전체 덧셈 회로

- 전 가산기 = 반가산기 2개 + OR 게이트

4 비트 가산기

- 전가산기 4개를 이어 만듬

 A3210  B3210

- 0011 + 1011

    A  B  C

 1. 1+1+0(C) = 0(S)/1(C)

 2. 1+1+1(C) = 1(S)/1(C)

 3. 0+0+1(C) = 1(S)/0(C)

 4. 0+1+0(C) = 1(S)/0(C)

=> 0011 + 1011 = 1110

8비트 가산기 기호

기억장치와 가산기의 연결

- 가산기를 사용 후 결과를 기억할 수 없음 -> 기억장치와 가산기를 연결

1. 8비트 가산기 입력으로 D 플립플롭 램 연결

2. 램 위에 스위치 연결

3. 입력 A의 플립플롭 위에 멀티플랙서 MUX 추가 -> 스위치 or 가산기 결과 둘 중하나를 선택해서 보냄

2-입력-1-출력-멀티플렉서

- 멀티플렉서(Multiplexor:MUX) : 2개의 입력 신호 중 1개를 선택해서 출력

가산기의 계산

- 10 + 4+ 18 + 21 + 36 + 37 + 5의 계산

- 10(A), 4, 18, ..., 5는 입력 B를 통해서 입력

1. 처음에는 스위치 A와 스위치 B로 입력

2. 가산기의 계산 결과가 입력 A로 다시 들어감

 가산기 + 기억 장치의 계산 흐름

레지스터

- 연산 장치의 값을 저장하기 위한 작은 메모리

- 중간에 레지스터가 없는 경우 가산기 출력 동시에 바로 입력이되어 잘못된 계산 수행 가능하여 이를 방지

- 레지스터는 플립플롭/SRAM/DRAM 중 가장 빠른 플립플롭으로 만듬

2진수의 음수 표현

- MSB를 부호 비트(sign bit)로 사용

- 0110100 : MSB가 0이므로 양수, 0110100(2) = +52(10)

- 1110100 : MSB가 1이므로 음수, 1110100(2) = -52(10)

2진수의 뺄셈

- 2진수의 뺄셈 = 2진수 + 2진수의 2의 보수

- 1111 - 0010 = 1101

- 1111 + 1110(0010의 2의 보수) =  1101

=> 뺼셈을 덧셈으로 구현 가능

전자석 -> 릴레이 -> 인버터 -> (+피드백 연결) -> 오실레이터 (클럭)

게이트 : 트랜지스터 -> 논리 게이트

기억 장치 : R-S 래치 -> R-S 플립플롭 -> J-K 플립플롭 -> D 플립플롭 -> 1바이트 램 -> 8 바이트 램

              -> 8바이트 플립플롭 램 + 어드레스 디코더 + 쓰기 스위치 + 읽기 버퍼/SRAM/DRAM

연산 장치 : 반 가산기 -> 전 가산기 -> 8비트 가산기

프로그램 카운터+주기억 장치가 추가 된 회로

- 가산기 + 레지스터 회로는 일일이 계산할 값과 CLK를 넣어야 계산 됨

- 10, 4, 18, 21, 36, 37을 한번에 입력한 후 디지털 회로가 알아서 계산하도록 자동화

-> 프로그램 카운터 + 주기억 장치 추가

DEMUX

- demultiplexor)의 약어

- 멀티 플렉서의 반대 동작. 하나의 입력을 여러 곳 중 하나로 출력

주기억장치 64KB SRAM

- 64KB 크기 -> 0x0000 ~ 0xFFFF 범위 -> 2^10(키로바이트) * 2^6(64)

  -> 2^16 이므로 어드레스 디코더는 16비트 주소 핀 필요 

- 1바이트(8비트) 입력과 1바이트(8비트) 출력

프로그램 카운터

- Program Counter(PC)

- 명령어의 위치(주기억 장치 메모리 주소)를 가리킴

 -> 주기억 장치의 어드레스 디코더와 연결

- 아직 명령어 개념 설명 전이므로 8비트 가산기 계산 결과 값이 저장되는 위치를 가리킴

- 카운터는 1씩 증가 -> 다음 주소를 가리키기위해서

프로그램 카운터 전용 16비트 가산기

- CLK가 한번 입력 될때마다 프로그램 카운터 출력 값을 1씩 증가

주기억 장치로 PC 입력하기

- 1 + 9 + 10 + 12 + 21 + 40 + 37 연산

1. 위 7개 수를 주기억 장치에 입력 

 - R/W : 0(쓰기 모드)

 - 스위치 8개로 8비트 2진수로 입력

 - 각 수를 입력 할때마다 SRAM, PC에 CLK 입력

 => 7개의 수가 0x0000 ~ 0x0006 까지 SRAM에 저장

2. PC의 CLR 신호에 1을 주어 PC 카운터 저장 값을 0으로 바꿈

 -> PC가 가리키는 주소는 한칸씩 내려감

3. 0x0000을 레지스터 A에 입력하기

 - 2번 단계서 프로그램 카운터 값을 0으로 바꿈 -> 0x0000이 SRAM에 전달

 - R/W에 1로 읽기 상태 + 0x0000(Address Decoder) -> 해당 주소 값이 출력

 - DEMUX의 SEL을 0으로 -> SRAM 출력은 A로 간다 -> 레지스터 A 위 MUX를 SEL 1하여 레지스터 A로 입력시킴

4. 0x0001을 B에 입력하기

 - PC의 CLK가 입력되어 PC가 1 증가

 - ADDRESS DECODER는 0x0001번지 읽음

 - DEMUX SEL을 1로 지정하여 레지스터 B로 전달

5. 0x0006까지 연산

 - 레지스터 값을 A+B 연산 후 레지스터 A의 먹스 SEL 0으로 설정하면 연산 결과를 레지스터 A에 저장

 - PC 카운터가 1씩 증가하여 0x0000 ~ 0x0006 까지 값이 출력되며 덧셈 연산

 => 연산 종료 시 PC의 값은 7이 됨.

6. 계산 결과를 다시 주기억 장치에 저장하기

- 0x0007의 값이 레지스터 A에 남음 -> SRAM에다 저장 필요

- SRAM 위에 3입력 MUX 추가하여 레지스터 A와 B의 출력 + 8개 스위치를 받도록 연결

- 3입력 먹스 : 스위치 입력 (0,0), 레지스터 A 출력 (1, 0), 레지스터 B 출력 (0, 1)

- PC가 7을 가리킬 때, SEL0[1], SEL1[0]으로 하여 레지스터 A 값을 SRAM으로 전달

- SRAM의 R/W를 0으로 하여 쓰기 모드시 0x0007에 연산 결과를 저장

로드와 스토어

- 로드 : 주기억 장치 값을 읽어 레지스터 A,B에 옮김

- 스토어 : 레지스터 값을 주기억 장치에 저장

=> 컴퓨터 작업은 로드와 스토어들의 연산

 * 그레픽 카드를 제어하는 주소에 스토어 시 모니터에 그림, 글씨 출력

 * 사운드 카드 제어하는 주소에 스토어 시 소리가 출력

 => 데이터를 스토어하는 위치에 따라 출력 형식이 바뀜

D 플립플롭

- R-S 래치에 인버터를 추가하여 같은 값이 입력 되지 않게 고친 플립플롭

메모리 셀

- 1비트 래치/플립플롭

램(RAM)

- 플립플롭을 이어 만든 것

- SRAM : 트랜지스터로 만든 래치 모음

- DRAM : 캐패시터와 트랜지스터를 이어 만든 것

D 플립플롭 1바이트 램

- 입력 CLK를 스위치 1개를 연결하여 워드라인(Word Line : WL)이라 하고

- 입력 D에 연결한 스위치 8개를 입력이라 한다.

=> 1바이트를 1워드로 묶어 일괄적으로 클록 공금

=> 0 ~ 255까지 입력 가능

1바이트 램에 이진수 10000110 저장 순서

MSB와 LSB

- 디지털 회로에서 1비트 이상 데이터 처리시 어느 신호선이 높은 자리인지 낮은자리인지 정해야 함

- MSB(Most Significant Bit) : 가장 높은 비트 위치

- LSB(Least Significant Bit) : 가장 낮은 비트 위치

=> 10000110에서 LSB는 오른쪽 끝 0, MSB는 왼쪽 끝 1

메모리 주소

- 1바이트 크기 램에 데이터를 쓰기 위해 8개 스위치 사용, 2바이트의 경우 스위치 16개, 출력 16개 필요

- 1KB 램의 경우 8192개(2^13) 스위치 필요 -> 1MB는 스위치 100만개 필요 => 불가능

<->

램의 특정 주소에 데이터를 쓰거나 읽기

1. 램 영역을 1바이트로로 나누고 주소 지정

2. 그 주소를 찾아 해당 주소의 메모리 셀이 동작

1KB 램의 메모리 주소

- 8,192개의 메모리 셀을 8개로 묶음 -> 1바이트 씩 주소 할당 -> 0 ~ 1023까지 주소 사용 가능

D 플립플롭 메모리 셀 회로

- D 플립플롭 회로에 입출력, 셀 선텍, 읽기/쓰기 동작 선택 단자를 추가 한 회로

- SEL에 0이면 값 저장 상태 유지

- SEL이 1이면 읽기/쓰기 동작

  - RW : 0 -> 저장된 값 출력

  - RW : 1 -> 입력된 값 저장

메모리 셀 기호

8바이트 램 구성

- 메모리 셀이 가로 8개 세로 8개 총 64개 구성

- 주소는 0 ~ 7까지. 이진법으로 표현 시 3바이트 필요 -> 어드레스 디코더 입력(a1, a2, a3)이 3개

- 주소 신호선은 각 메모리 셀 선택 단자에 연결

- 1바이트 표현에 8개의 입출력 필요 -> 입력 스위치 8개/ 읽기 버퍼 8개

* DI(data input), DO(data output)

어드레스 디코더

- 램 주소를 지정할때 입력 스위치 갯수를 줄이기 위해 사용

- 현재 주소가 7개 뿐이므로 출력 7개(0 ~ 7), 입력 3개(2^3) 총 10개의 스위치로 주소 지정 가능

- 이 경우 3-입력-8-출력 디코더

8바이트 램 0x2번지에 6쓰기

- 6은 0000 0110

DI  0 1 2 3 4 5 6 7

->  0 1 1 0 0 0 0 0

8바이트 램 0x2번지 값 출력(읽기)

플립플롭 메모리

- SRAM이나 DRAM 처럼 대용량 주기억장치로 쓰기에는 크고 복잡

-> CPU 내부 레지스터에 사용

SRAM, DRAM

- SRAM : 트랜지스터로 래치 만듬

- DRAM : 캐패시터로 만듬

휘발성 메모리

- D 플립플롭, SRAM, DRAM

- 크기가 큰 순 : D 플립플롭 > SRAM > DRAM

- DRAM은 캐패시터를 사용하여 D 플립플롭이나 SRAM보다 느리고 전력 소모가 큼 -> 대용량 주기억 장치로 사용

- SRAM -> 캐시 매모리

- D 플립플롭 -> 레지스터

전자석 -> 릴레이 -> 인버터 -> (+피드백 연결) -> 오실레이터

트랜지스터 -> 논리 게이트 -> R-S 래치 -> R-S 플립플롭 -> J-K 플립플롭

-> 1바이트 램 -> 8 바이트 램 -> 8바이트 플립플롭 램 + 어드레스 디코더 + 쓰기 스위치 + 읽기 버퍼/SRAM/DRAM

전자석으로 불끄는 회로

- 입력이 0이면 출력이 1

- 입력이 1이면 출력이 0

=> 인버터

인버터

- 입력과 출력을 반대로 해주는 회로

피드백 회로

- 인버터의 출력이 다시 입력으로 들어감

ex) 출력이 0 -> 입력 0 -> 출력 1 -> 입력 0 -> 출력 1

인버터-피드백 회로의 출력 그래프

- 0과 1의 규칙적인 반복

=> 클록 신호

오실레이터

- 특정 속도로 클록 신호를 발생시키는 장치

- 크리스털로 만듬

-> 온습도 등 외부 요인에 영향을 적게 받으면서 규칙적인 진동을 내기 때문

- 모든 디지털 장비에는 크리스털 오실레이터가 사용됨

* 디지털 회로에서 오실레이터는 사람의 심장과 같은 역활

* 모든 디지털 장치는 오실레이터의 클록 신호를 기반으로 동작

전자석 -> 릴레이 -> 인버터 -> (+피드백 연결) -> 오실레이터

릴레이와 트랜지스터

- 릴레이와 npn형 트랜지스터는 똑같이 동작

=> 트랜지스터는 릴레이의 반도체 버전

+ 트랜지스터로 논리 연산가능

AND 게이트

OR 게이트

NAND 게이트

전자석 -> 릴레이 -> 인버터 -> (+피드백 연결) -> 오실레이터

트랜지스터 -> 논리 게이트

R-S 래치

- R(Reset), S(Set)

- Latch : 잠금

=> 논리게이트와 피드백 회로로 회로에 전류가 걸림 -> 데이터 저장

- R-S 래치는 1비트 값 저장하는 디지털 회로

R-S 플립 플롭

- R-S 래치는 출력으로 Q와 Q바의 값이 항상 반대여야 함

-> Q와 Q바가 동시에  0이 되는 입력 R, S가 (1,1) 되면 안됨

=> 2개의 AND 게이트 + CLK 신호 사용 => R-S 플립플롭

* R-S 래치를 간략히 추상화하여 표시

R-S 플립 플롭의 진리표

- 입력 R과 S를 전환 할 때 (1,1)이 될 위험이 큼

-> R-S 플립플롭에서 CLK가 0일때만 R-S 신호를 바꾸도록 하면 해결

J-K 플립플롭

- R-S 플립플롭에서 여전히 허용되지 않는 입력 값 상태가 존재

-> 3-입력 AND게이트 활용하여 해결 => J-K 플립플롭

J-K 플립플롭의 진리표와 타이밍 다이어그램

라이징 에지와 폴링 에지

- 오실레이터의 클록 출력은 0과 반복

- 라이징 에지 : 0에서 1로 바뀌는 순간

- 폴링 에지 : 1에서 0으로 바뀌는 순간

전자석 -> 릴레이 -> 인버터 -> (+피드백 연결) -> 오실레이터

트랜지스터 -> 논리 게이트 -> R-S 래치 -> R-S 플립플롭 -> J-K 플립플롭

전체 흐름

1. 디지털 - 0, 1과 같은 이분법 체계

2. 이진수로 글자 표현 = 코드

3. 증폭기(트랜지스터) <- 릴레이 <- 먼 거리 전송의 어려움

4. 오실레이터 <- 피드백 회로

5. 논리 게이트 <- 트랜지스터 + 피드백

6. 메모리 <- 플립 플롭 <- 게이트 + 피드백

7. ALU <- 가산기, 뺄셈기, 곱셈기, 나눗셈기 <- 논리 게이트

8. 기계어 <- 제어기 <- CPU = ALU + 레지스터

9. 고급 언어<- 어셈블리어 <- 기계어

디지털

- 0(LOW), 1(HIGH)

디지털 회로

- 디지털 신호를 사용하는 회로

5V 디지털 회로

- 0~1.5V를 0

- 3.5 ~5V를 1

간단한 전등 회로

- 전지, 스위치, 전등 구성

- LOW에서 HIGH나 역으로 바뀔때 서서히 변화(실제로는 빠름)

코드

전등으로 통신하기

- 서로 규칙을 정한 만큼 깜빡임

- wow! 하려고 125번 깜빡이기는 어려움 -> 코드

코드

- 수와 문자를 1:1 연결

아스키 코드

- 7비트 인코딩

-> 33개의 출력 불가능한 제어 문자 + 95개의 출력 가능 문자 총 128개

코드의 출력

- 아스키 코드 'b'는 십진수로 90

-> 90번 깜빡이긴 힘들다

-> BSD 코드를 사용해 2진수로 표현

10진수 2진수 변환

BCD 코드

- Binary Coded Decimal

- 2진화 10진 코드(8421코드)

문자 'u' 보내기

- 문자 'u'은 아스키 코드 85

-> 스위치로 0100 0101 보내면 된다.

비트

- 이 진수 1자리

바이트

- 8자리 2진수

데이터

- 비트나 바이트 묶음

디지털 데이터 통신

- 디지털 신호로 데이터 전달

먼 거리 통신의 문제

- 거리가 멀 수록 저항 상승, 전압은 그대로이므로 전류가 줄어듬(V=IR)

-> 전류 증폭 필요

전자석

- 쇠못에 구리 코일 감아 양 끝을 전지로 연결한 것

전자석으로 옆 회로 불켜기

- 스위치 A 닫음

-> 전자석 동작 -> 스위치 B가 끌려와 닫김

-> 불 켜짐

=> 릴레이 원리

릴레이

- 이어달리기에서 유래

- 전자석을 이용한 스위치 회로

릴레이로 신호 증폭과 데이터 전달

- 먼거리 통신하는 전자회로 완성

-> 사람의 개입이 필요

-> 이후 전자회로 자동화

어제 전기 수학 내용 정리를 마치고

오늘 새벽에 전자 회로에 대한 내용들을 살펴봤다.

그나마 전기 수학에서 RLC에 대한 개념 들을 잡고 나서

보니 조금은 이해가 되는 편이었지만

쉽진 않더라

1. 전자 회로

전기 회로

- 저항(R), 코일(L), 콘덴서(C)로 이루어진 회로

전기 회로

- RLC외 다이오드, 트랜지스터 등 반도체 소자를 포함하는 회로

소자

전자 회로의 종류

1. 증폭 회로

2. 발진 회로

3. 변조 회로

4. 복조 회로

5. 필터

6. 연산 증폭기

7. 논리 회로

8. 전원 회로

증폭 회로

- 입력 신호를 크게 만들어 출력(증폭기 : Amplifier)

발진 회로

- 정현파 같은 교류 신호를 만들어냄

변조 회로

- 고주파의 진폭 크기나 주파수를 변조하는 회로

- FM(Frequency Modulatioin) : 주파수 변조

- AM(Amplitude Modulation) : 진폭 변조

복조 회로

- (TV나 라디오로) 수신한 신호에서 음성 등을 추출하는 회로

- Demodulation

필터

- 특정 주파수 대 신호를 추출

연산 증폭기

- OP(Operational)-Amplifier 오피 앰프

- 미분/적분/발진 회로 만드는데 사용.

논리 회로

- 논리 연산하는 회로

전원 회로

- AC 어댑터 : 교류를 직류로 변환

-> 마이너스 전압 성분을 제거 -> 평활 회로로 평탄화 -> 일정한 직류 전압 출력

라디오

- 듣고싶은 채널 신호 수신하여 소리로 출력

1. 안테나에서 수신

2. 동조 증폭 회로 : 원하는 주파수 추출

3. 복조 회로 : 음성 신호 추출

4. 저주파 증폭 회로 : 음성 신호 증폭

5. 스피커에서 출력

연산 증폭기

- 증폭률이 아주 큼

- V+와 V-의 전위차는 0(전압이 동일)으로 간주

- 저항이 매우 커 OP앰프에는 전류가 거의 들어가지 못함

적분 회로

-> 전류의 입력 성분들이 콘덴서로 빠져나감.

미분 회로

논리 회로

- 컴퓨터에서 0과 1로 나타내는 회로

- 0은 0V(LOW), 1은 5V(HIGH)를 의미

- 논리회로로 구성하는 회로를 디지털 회로라 부름.

- 다이오드를 이용해서 논리합(OR)과 논리곱(AND) 회로를 만들 수 있음.

AND 회로

- A, B가 1일때 -> 다이오드에 순방향 전압이 걸리지 못함 -> Vo는 1이 됨.

- A, B 둘중 하나라도 0이면 -> 다이오드에 순방향 전압이 걸림 -> Vo는 0이 됨.

OR 게이트

- A, B 둘중 하나라도 1 -> 다이오드를 지나감 -> Vo는 1

- A, B 둘다 0 -> 다이오드 지나가지 못함 -> Vo는 0

NOT 게이트

- A가 1이면 콜렉터 전류가 흘러나가버림

- A가 0이면 베이스-이미터 사이 순방향 전류가 흐르지 않음 -> 1이 출력됨

2. 트랜지스터 구조

 J-FET

- 접합형 전계 효과 트랜지스터(Junction Field Effect Transistor)

- N 채널 : 소스 전극 (S)와 드레인 전극 (D)를 가진 N형 반도체로 이루어진 얇은 층

- 게이트 : P 형 반도체 2개를 접합하여 전극을 연결한 것

J-FET 동작 원리

- 게이트와 소스 사이에 역방향 바이어스(동작 시키기 위한 직류 전압) V_GS를 검.

-> 게이트 P형 반도체와 N 채널 사이 공핍층이 형성

-> 드레인에서 소스에 흐르는 전류 I_D는 N 채널 대부분 통과

- 게이트에서 전류가 거의 흐르지는 않고, 드레인 전류를 게이트 전압에 따라 제어할 수 있음.

* V_DS가 일정하게 유지 하는 경우, V_GS의 크기가 커지면 공핍층이 넓어짐

 -> 공핍층이 넓어져 N 채널을 막은 경우 드레인 전류 I_D는 흐르지 못함. 이 때 V_GS를 핀오프 전압

* J-FET에선 핀오프 전압 이하에서 운용함.

바이폴라 트랜지스터와 FET의 차이

- 바이폴라 트랜지스터는 전자와 정공 두개가 동작하므로 바이폴라(바이는 2를 의미)라고 함.

 + 컬렉터 전류를 베이스 전류로 제어하는 전류 제어 방식

- FET는 캐리어 하나가 동작하므로 유니폴라 트랜지스터라고 함.

 + 게이트 전압에 따라 드레인 전류를 제어하는 전압 제어 방식

3. 전기 회로 관련 지식

RLC 병렬 회로

- 병렬 공진 성즐로 동조 증폭기 만들 수 있음 -> 특정 주파수 증폭

h 파라미터 등가 회로 1

- 트랜지스터로 회로 해석을 할수 없음

-> 저항, 전압, 전류원으로 표현 - 이때 필요한 지표

- h_i : 입력 임피던스 - 입력에서 본 저항

- h_r : 역방향 전압 이득 - 입력 전압이 출력 전압의 몇 배인지 의미

- h_f : 전류 이득 - 출력 전류가 입력 전류의 몇배인지

- h_o : 출력 컨덕턴스 - 출력측에서 본 저항 성분의 역수

h 파라미터 등가 회로 2

- h 파라미터 등가회로에서 이미터 접지의 경우 h_ie, h_re 등으로 표기.

h 파라미터 등가 회로 간략화

- h_fe는 전류 증폭률 이므로 중요

- h_re/h_oe는 작으므로 무시 가능

4. 동조 증폭 회로

동조 증폭 회로

- 필요한 주파수 성분만 추출해서 증폭

진폭 변조파

- AM 라디오에서 사용. 반송 주파수 f_m에 음성 스펙트럼을 추가한 것

스펙트럼

- 가로 축을 주파수, 세로 축을 신호 크기로 한것

진폭 변조파의 파형

동조 증폭 회로

- 이미터 접지 증폭 회로와 비교할 때, 입력 부분에 저항 r_i, 코일 L, 콘덴서 C가 결합됨.

- 코일 L에 손실저항 r_c가 있어 해석이 어려우므로 직렬 임피던스를 병렬로 등가 변환

교류 등가 회로

- 직류 전원 V_cc에는 교류 성분이 없으므로 x

- 콘덴서 C_c도 임피던스가 작다고 간주하여 x

고주파 등가 회로

- r_be : 베이스-이미터 사이 저항

- C_be : 베이스-이미터 사이 기생용량

- C_M : 고주파 때 베이스-콜렉터 사이에 나타나는 미러 효과를 고려한 기생용량

- 기생 용량 : 베이스-이미터 사이에 교류 신호를 줄 시 콘덴서 처럼 되는 현상

 * 주파수가 클수록 기생용량도 커짐

- 미러 효과 : 고주파일 때 용량이 G_m * R_L배 커지는 현상

고주파 등가 회로 간략화

- 이미터 접지 증폭 회로의 h 파라미터 등가 회로의 출력부분 전류원 h_fe i_b를 전류 대신 전압 V_be로 바꿔서 고려.

동조 증폭 회로에 대한 고주파 등가 회로

동조 증폭 회로에 대한 고주파 등가 회로 간략화

- C' = C + C_be + Cm

- R = r_i // R_p // r_be

동조 증폭기에서 전류 증폭률 주파수 특성

- 전류 증폭률 Ai = 입력 측 전류 i_i / 출력측 전류 i_L

- 공진 주파수 : 입력측에 흐르는 전류가 최대로 되는 각 주파수

- 공진 회로 양호도 : 이 값이 클수록 공진 주파수에서만 A_i가 커지고 나머지에선 작아짐

-> 공진 주파수에서 전류 증폭률이 가장 큼

-> 듣고 싶은 방송국 주파수 f[Hz]에 2* pi를 곱한 것이 공진 주파수와 같도록 콘덴서 값을 조절

=> 해당 전파 주파수를 추출

 * 동조 증폭 회로에서 얻은 신호 파형은 변조된 파형이므로 AM 변조파에서 음성 성분을 추출해야함.

- w_h, w_L은 최대 전류 증폭률에서 3dB 감소하는 주파수

트랜지스터에서 발생하는 기생 용량

- 고주파일때 PN 접합부에서 발생하며 다음과 같이 콘덴서가 존재하게 됨

5. 복조 회로

복조 회로

- 동조 증폭기에서 증폭된 변조파로부터 음성 신호를 추출하는 것

- AM 변조파 복조 시 직선 검파 회로 사용

직선 검파 회로

- 순방향 전류만 출력

복조 출력

- 직선 검파 회로 통과 후 필터로 복조 출력을 얻음

포락선 검파

- 직선 검파회로의 출력단에 병렬로 콘덴서를 연결 한 것

-> 이 출력 전압을 저역 필터에 통과하면 음성 신호 파형에 가까워짐 

필터

- 고역 필터, 저역 필터

저역 필터

- 낮은 주파수 성분 통과

- 각 주파수가 커지면 전압 이득 A_v는 0이 되므로 높은 주파수를 제거

고역 필터

- 저역 필터의 저항과 콘덴서를 바꾸면 됨

- 직선 검파 회로의 출력단에 연결하여 음성 신호를 만듬.

4. 복소수

허수와 복소수

허수와 위상의 관계

- j를 곱하면 90도 전진. -j를 곱하면 90도 지연

-> 허수 j로 위상을 표현 가능

|Z|

- Z는 임피던스(교류 저항의 합)

- Z = 저항 R + 리액턴스 X[유도 리액턴스 X_L + 용량 리액턴스 X_C]

- |Z|는 저항의 크기

관련 역사

- 1748년 오일러가 오일러의 공식을 발표

- 가우스는 복소 평면을 제안

- 1886년 영국의 헤비사이드는 교류회로 계산 시 복소수 사용을 제안

- 1893 영국의 케넬 리가 임피던스를 복소수로 나타내어 계산 할수 있는 것을 증명

- 같은 해 미국의 슈타인츠가 허수 j를 사용해 교류 회로를 계산

오일러 식

지수 함수

- exp = exponential = 지수

- 산각 함수를 지수함수로 변환하여 지수 계산이 가능해짐

교류 전압의 식 변환

지수 함수의 복소 평면 상 표현

직교 형식과 극 형식

- 벡터가 가리키는 점은 직교/극 형식을 통해 나타 낼 수 있음.

- 직교 형식 : 좌표를 지정

- 극 형식 : 각도를 이용해 표현

복소 벡터의 표시 방법

- 직교 형식 : 직교 좌표

- 극 형식 : 극 좌표, 삼각 함수, 지수 함수

복소수 계산

- 공역 복소수

- 복소수 편각

- 복소수 절댓값

- 복소수 연산

공역 복소수

- 실수축 중심으로 대칭 관계

복소수의 편각

- 복소수의 편각은 위상 각을 의미

- arg는 argument의 약어로 아크로 읽음.

복소수의 노름(절댓 값)

- 절댓값 : 복소수나 실수 등에서 사용.

- 노름 : 수 뿐만 아니라 공간에서도 적용.

RLC 회로의 임피던스를 구하여 전압과 전류의 관계를 벡터 도로 나타내자.

미분방정식을 이용한 풀이

jw의 미분 적분 치환

j의 곱의 의미

- j를 곱한다 = 위상 90도 전진 -> 미분

- -j를 곱한다 = 위상 90도 지연 -> 적분

단상 교류와 3상 교류

- 단상 교류 : 전압이나 전류의 파형이 1개인 교류. ex) 가정 콘센트

- 3상 교류 : 전압/전류 파형이 3개인 교류. ex) 공장 전원, 전봇대 전선

3상 교류의 장점

- 전력 효율이 좋음

- 전봇대 변압기에서 단상 교류로 변환

3상 교류와 회전 벡터

- 단상 교류를 회전벡터로 바꾼것 처럼 3상 교류도 회전 벡터 3개로 표현 가능

- 각 전류 끼리의 위상은 120도. 어느 순간에든 전류의 합은 0이 된다.

3상 교류의 회로도

- I_a + I_b + I_c에 흐르는 전류는 0이므로 다음과 같이 정리 가능

- 전봇대 3줄 송전선에 해당

5. 교류 회로

동조

- 특정 주파수의 골라 잡는 것(ex. 라디오)

- 코일과 콘덴서를 조합하여 만듬

* 유도 리액턴스는 주파수에 비례, 용량 리액턴스는 주파수에 반비례

공진 주파수

- 동조점 때의 주파수

- 711KHz 방송을 듣는다면 이 주파수가 공진주파수가 되도록 조절하면 됨

-> 공진 주파수에서 저항은 최소, 전류는 최대 | but 나머지 주파수 대의 저항은 커짐

가변 콘덴서

- 라디오에서 사용

- 콘덴서의 캐패시턴스(= 전기 용량)을 바꿈

-> 콘덴서의 용량 변경 -> 용량 리액턴스 변경 -> 공진 주파수 변경

RLC 회로의 공진 주파수 f를 구하시오

- 공진 주파수 f는 임피던스 z가 최소가 되는 지점

1. 임피던스 z 는 저항 R + 유도 리액턴스 X_l + 용량 리액턴스 X_c

2. 임피던스 크기를 구한 후 wL이 가장 작은 시점의 주파수를 찾으면 된다.

증폭

- 동조로 얻은 특정 주파수 신호를 더 크게 만듬

- 트랜지스터를 이용 -> 전자회로

- 이전에 본 RLC 회로는 전기 회로

전자 회로

- RLC 외 다이오드나 트랜지스터 등 과같은 반도체 소자를 이용한 회로

- 다이오드 : 한 방향으로만 전류가 흐르게 함.

- 트랜지스터 : 증폭 또는 전류가 흐르게하는 스위치 역활

동조 증폭 회로

트랜지스터

- E(이미터), B(베이스), C(콜렉터) 3 단자로 구성

- 이 단자를 이용해 증폭

증폭 원리

1. 회로에 전압을 주면 베이스-이미터 사이로 전류가 흐름 -> 베이스 전류

2. 베이스 전류가 흐르면 콜렉터-이미터 사이 전류도 흐름 -> 콜렉터 전류

* 콜렉터 전류는 베이스의 몇십~몇백배의 전류 => 증폭

전류 증폭률

- 전류 증폭률 = 콜렉터 전류(출력 전류) / 베이스 전류(입력 전류)

* 임피던스, 주파수 특성, 전류 증폭률 등을 구할 때 전자 회로에서 계산이 힘듬

-> 등가 회로 이용

* 주파수 특성 : 주파수와 임의의 물리량의 관계

등가 회로 1

- 전자 회로의 트랜지스터 등을 RLC나 전원으로 치환하여, 전기회로 처럼 바꾼 회로 

이상 전류원

- 전류를 임의로 발생시키는 장치

등가 회로 2

- 왼편은 입력 전류, 우측은 출력 전류로 나뉨

- 각 각의 전류를 구하면 전류 증폭 률을 구할 수 있음.

등가 회로의 전류 증폭률

공진 주파수와 전류 증폭률의 관계

- 공진 주파수 일때 전류 증폭률이 최대

라디오 방송 시 동작 과정

1. 다이얼 돌림

2. 공진 주파수를 맞추도록 가변 콘덴서가 움직임

3. 공진 주파수일 때 임피던스(교류 저항)이 최소가 되고, 전류는 최대 == 전류 증폭률도 최대

가변 콘덴서의 범위를 구하라

- 동조 증폭기에서 AM 방송을 수신할 수 있도록 가변 콘덴서 C가 잡을수 있는 범위를 설정하자.

- L = 1[mH], 540[kHz] < f < 1600[kHz]

라디오 수신 한다 -> 전류 증폭률이 최대가 된다. == 임피던스가 최소가 된다.

라디오 원리

1. 안테나에서 전파 수신

2. 동조 증폭회로로 선택 된 주파수 증폭

3. 복조 회로에서 전기 신호를 음성 신호 추출

4. 저주파 증폭 회로가 음성 신호를 들릴 만큼 증폭

이번 자료는

지난번에 본 전기나 CPU와 다르게 정리해야될 부분이 너무 많다 ㅠㅜ

그래도 이전에 얼핏 듣거나 까먹은 개념들

다시 보는데는 좋더라

2. 직류회로

키르히호프 제 1법칙

- 전류 보존의 법칙

- A 지점에 들어온 전류와 나가는 전류의 합은 같다.

-> I1 ~ I4 중 세 곳을 알면 나머지 한 곳의 전류량을 알 수 있다.

전원 전압과 전압 강하

- E : 전원 전압

- V : 전압 강하

- 전압 강하 : 저항을 받고 나면 전압이 낮아짐 

키르히호프 제 2법칙

- 전압 보존의 법칙

- 총 전압 강하의 합은 전원 전압 E와 같다.

합성 저항

- 저항을 합쳐 1개로 보는 것

전류 I를 구하기

3. 삼각함수와 벡터

sin과 cos의 회전 벡터

- sin과 cos은 90도 차이가 남. 이를 회전 벡터로 만들면 아래와 같다.

- cos은 위상이 90도 전진한다.

호도법

- 단위 : rad(라디안)

- 육십분법 : 360도로 표현

- 육십분법 보다 계산하기 편리

각속도

- 각속도 = 각주파수

- 1초당 전진하는 각도

소자

- 전기 회로 구성하는 부품

- 위상의 발생 원인

- 저항, 코일, 콘덴서

코일(인덕터:inductor)

- 전선을 감은 것. 모터 안에 있음.

- 전류의 변화에 따라 기전력(전원전압) 발생 시킴.

-> 전류가 흐르면 역기전력. 즉 반대 방향의 전류 발생

-> 전류가 지연됨

인덕턴스와 리액턴스

- 인덕턴스 : 코일의 성질로 인덕턴스가 클수록 코일의 성질이 강해짐. 기호는 L, 단위는 H(헨리)

- 리액턴스 : 교류에서의 저항. 기호 X 단위는 저항처럼 옴

- 코일과 콘덴서는 직류에서 아무 역활을 못하나 교류에서 리액턴스를 발생시킴.

유도 리액턴스

- 코일의 리액턴스를 의미

- 주파수에 비례

콘덴서

- 충전할 수 있음.

- 콘덴서는 전압을 지연 시킴 -> 전류 i가 전압 v에 대해 전진 위상

캐패시턴스

- 코일(인덕터)의 성질을 인덕턴스라고 한다면

- 콘덴서(캐패시터)의 성질을 캐패시턴스(Capacitance)라 한다.

- 이는 캐패시터가 얼마나 전기를 저장할수 있는지 의미한다.

- 정전 용량의 기호 C, 단위 F(페럿)

용량 리액턴스

- 캐패시터(콘덴서)의 리액턴스(교류 저항)

정리

- 전기 소자 : 저항, 코일(인덕터), 콘덴서(캐패시터)

- 리액턴스 : 교류의 저항

- 유도 리액턴스 : 인덕터의 저항

- 용량 리액턴스 : 캐패시터의 저항

저항

- 직류일떄와 동일.

- 위상 변화도 없음

임피던스 Z

- 저항 R과 리액턴스 X의 합 => 교류 회로에서의 저항 총 합

전력

- 전압 x 전류

- 피상 전력 : 교류에서 들어오는 모든 전력.

  -> 유효 전력과 무효 전력

유효 전력과 무효 전력

- 유효 전력 : 실제 소비되는 전력

- 무효 전력 : 리액턴스로 소비되는 전력

역률

- 역률 = 유효전력/피상전력

책 자체는 오일러 공식 조금 넘겨서 까지 보긴 했는데

더 이상 정리하기가 너무 힘들어서 오늘은 여기까지만 하고

내일 마무리 하려고 한다.

오늘 책을 보면서

이전 학교에 있을때 임피던스, 캐패시터, 인덕터라는 개념들이 너무 이해안됬다.

준비된 자료들 설명이 너무 어렵게 되있어  그때도 이해하지 못한체 이름만 알고 있던 개념들인데

이제서야 조금은 이해할 수 있었다.

학교 다닐때 회로 수업이 있어서 들었던거 같은데

왜 거기서 배운게 생각이 안나지..

학교에 있는 동안엔

이상한 일이랑 삽질만 하느라 너무 정신없어서

전혀 기억나지 않는다.

아무튼 내일 전기 수학 마무리하고, 가능하다면 전자 회로도 조금 정리할 예정이다.

오늘 본 자료는

전기 수학을 살펴봤습니다.

원래 전자 회로부터 봤었는데

앞부분에서 저항, 코일, 콘덴서를 너무 간략하게 설명하고 넘어가서

이 설명을 자세히 하는 책이 어디있나 찾아보니

전기 수학 교재에 있길래

어짜피 보려고 했던거다보니 전기 수학을 하게 됬습니다.

1. 전기 수학

전기 용어

- 전압 : 전기를 흐르게 하는 압력, 전위차 = (전기의) 수위차 = 전압

- 전류 : 1초 동안 흐르는 전기 량

- 전력 : 전기가 흘러 하는 일의 양으로 전력 = 전압 X 전류

- 부하 : 전기의 흐름을 방해하는 것(ex. 전구)

- 저항 : 부하가 전류의 흐름을 막는 것

- 전원 : 전기 회로에서의 전기의 원천

전기 기호와 단위

- 전압 기호가 2개인 이유 : 전압의 종류를 구분

전기 회로

- 전류가 지나가는 통로

- 전기 회로도 : 전기 회로를 나타낸 그림 기호.

- 전원 전압, 전류, 저항 3가지로 구성

- 이 때 전원 전압은 건전지, 저항을 만드는 건 부하인 전구

- 전기회로는 반드시 닫힌 모양으로 되어있고, 이를 폐루프라고 한다.

전기 회로 요소 기호

- 코일 : 전선을 감은 것

- 콘덴서 : 2장의 금속판으로 됨

코일

- 모터, 수신기 안테나 등에 사용

콘덴서

- 축전기. 전기 에너지를 잠시 축적.

옴의 법칙

- V = IR

- 전류 I는 전압 V에 비례하고, 저항 R에 반비례

- 직렬과 병렬

오실로스코프

- 전류/전압의 변화를 측정

직류/교류

- 직류 : 전류와 전압의 크기와 방향이 일정 (ex. 건전지)

- 교류 : 전류와 전압의 크기와 방향이 변함 (ex. 콘센트)

전류와 교류의 기호

AC 어댑터

- ex) 휴대폰/게임 충전기 등

- 교류를 직류로 변환

사인과 교류

- sin파(정현파)는 교류의 파형과 동일

교류의 주파수

- 교류는 아래와 같이 우회전 좌회전을 반복

- 한 파형을 1주기. 1초간 파형이 반복된 횟수를 주파수라 한다.

교류의 최대치, 실효치, 순시치

- 최대치 : 파형의 정점

- 실효치 : 실제 공급되는 수치

- 순시치 : 어느 시점의 전류나 전압의 수치

* 220V의 최대치는 311V

교류를 sin으로 나타내기

- 시간 t에 따라 전류 i 와 전압 v는 아래와 같이 정리 할 수 있다.

전기 수학에서 필요 개념

스칼라와 벡터

- 스칼라 : 양

- 벡터 : 양과 방향

벡터

- 절댓값 : 벡터의 크기

정현파 교류와 회전 벡터

- 회전 벡터로 정현파 교류를 표현 가능하다.

위상차

- 위상 : 원점으로부터 정현파가 이동한 정도

허수

- Imaginary number

- 제곱을 했을 때 -1이 되는 수

복소수

- 실수와 허수로 이루어진 수

- 복소수는 복소 평면상 하나의 점(a, b)로 나타낼 수 있음.

복소 벡터

교류와 복소수와 벡터

- 교류는 복소수로 계산 가능

메모리  구조

- 어드레스와 명령/데이터

버스

- 어원은 합승 버스(Omnibus)

- 데이터의 통로를 의미함. <- 신호 선을 다발로 묶은 것

- 어드레스 버스 : 주소 전달하는 버스

- 데이터 버스 : 데이터 전달

- 외부 버스 : CPU와 외부 장치를 연결

- 내부 버스 : CPU 내부의 데이터를 전달하는 버스

버스와 비트 수

- 버스는 신호 선을 다발로 묶은 것으로 신호 선의 수 = 비트 수

- 64bit CPU는 64 비트의 처리폭을 가진 CPU

어드레스 버스 폭

- 어드레스 공간의 크기

- 32비트 라면 4.3G의 어드레스가 있음.

명령

- 오퍼랜드와 명령 코드로 구성

- 오퍼랜드 : 연산의 대상

- 명령 : 덧셈, 저장 등

레지스터

- CPU 내부의 기억장치

- 어커뮬레이터(누산기) : 계산 결과를 누적

- 범용 레지스터 : 계산 이외 사용

- 명령 레지스터 : 명령(프로그램)을 저장

- 프로그램 카운터 : 다음 실행할 명령의 어드레스를 저장

클록

- 일정 주기로 H와 L을 반복하는 신호.

- ALU에서 데이터를 래치하거나 프로그램 카운터를 진행시키는데 클록이 필요.

- 타 기기와 통신시 클록이 일치하지 않으면 타이밍이 맞지 않음.

클록 제너레이터

- 클록을 만드는 회로(발진기)

- CPU 내부에 내장되어 있으며 외부 클록 신호를 사용할 수도 있음.

타이머 인터럽트

- CPU 내부 감산 카운터를 이용해 카운터가 0이 됬을때 인터럽트를 발생 시키는 기능

- 마스터 클록의 주기 x 0배(프리스케일러) x 세는 횟수(감산 카운터)의 시간마다 인터럽트 신호가 발생

명령

- 연산 관련 명령 : 산술 연산 명령, 논리 연산 명령, 시프트 연산 명령

- 연산 이외 명령 : 데이터 전송 명령, 입출력 명령, 분기 명령, 조건 판단

스테이터스 레지스터

- CPU 연산 결과에 따라 순서나 입출력을 제어함. 이때 판단의 기준이 플래그(1비트)

- 플래그 자체는 1비트이며 8비트나 16비트로 만든 것이 스테이터스 레지스터

플래그

- 제로 플래그 : 어커뮬레이터 연산 결과가 0일때

- 사인 플래그 : 연산 결과가 음수 일때

- 캐리 플래그 : 자리 올림이 발생할때

- GT 플래그 : (greater than) 보다 클때

- LT 플래그 : (less than) 보다 작을때

- 인터럽트 마스크 : 인터럽트를 받을것인지 설정

- 인터럽트 플래그 : 인터럽트가 발생한 것을 나타냄

1. CPU 개요

CPU

- Central Processing Unit

- 산술 연산과 논리 연산 처리

산술 연산

- +/- 연산

논리 연산

- AND/OR/NOT 등 연산

컴퓨터의 5대 장치

- CPU의 제어/연산 장치

- 나머지로 입력/기억/출력 장치

메모리(주기억장치)

- CPU에 연산할 데이터와 프로그램 전달

- CPU는 연산 결과를 메모리에 저장(혹은 레지스터에)

ALU

- Arthmetic Logit Unit 산술 논리 장치

디지털과 0,1

- 디지털을 표현하기 위해 0과 1로 나타냄

- CPU 내부 등 전기 신호로 LOW 전압, HIGH 전압 과같이 전기 신호로 이용

2. 디지털 연산

10진수와 2진수

- 2진수로 10진수 표현 가능

- 1011(2) -> 11(10)

- 4(10) -> 100(2)

고정 소수점

- 0.000001

- 12340000.

부동 소수점

- 1.23 x 10^2

- 1.23 x 10^-6

2진수 뺄샘과 보수

- 보수와 덧셈을 하면 뺀 것과 같음.

- "-15"는 "+(-15)"와 동일함

- "-15"를 다른 숫자로 표현하는 방법이 필요

- B 식의 자리 올림(캐리)를 제외하면 A식과 결과가 동일함

- 위의 경우 15에 대해 85는 100의 보수.

보수

- 더하면 자리수가 올라가는 수.

- 뺄셈 = "보수와 덧셈"

2진수 뺄셈과 2의 보수

- 캐리를 무시하고 결과 모든 자리가 0이 되는 보수를 2의 보수라 한다.

2의 보수 구하는 방법

IC(Integrated Circuit 집적 회로)

- 논리 회로의 모음

- 아래는 예시로 74LS08

논리 회로(Logic Circuit)

- 입력 2개, 1개 출력
- 대표적으로 AND, OR, NOT

- 이 논리 회로/논리 게이트(Logic Gate)들을 조합하여 NAND, NOR, EXOR 등 만듬

드모르간의 정리

- AND연산과 OR 연산은 치환 가능

반 가산기(Half Adder)

- 덧셈 연산하는 회로

- 1비트(1자리) 끼리 덧셈 가능

- 여러 자리의 덧셈 처리 불가 -> 전가산기

전 가산기(Full Adder)

- 총 3개 입력 = 기본 입력 2개 + 캐리 여부(자리 올림) 입력 1개

- 출력 2개 = 합 S와 캐리 C

- 반 가산기 2개와 OR 게이트 1개로 구성

순차 자리 올림 가산기(Ripple Carry Adder)

- 가산기를 이어 여러 자리의 덧셈을 할수 있는 가산 회로

- 가산기 4개를 이으면 4 자릿수 연산 가능

래치(Latch)

- 데이터를 유지하는 것

- "1" 상태를 유지 -> 래치

플립 플롭(FF:Flip Flop)

- 값을 기억하는 회로

- 1비트 데이터(0/1)을 기억할 수 있음.

- 대표적인 플립플롭으로 RS 플리플롭, D 플립플롭, T 플립플롭

-> 메모리와 레지스터, 카운터 등도 플립플롭으로 만듬 

RS 플립플롭

- R(Reset), S(set)를 입력으로 받는 플립플롭

- S=1 이면 Q=1

- S=0 이면 Q=0

RS 플립플롭 - NAND 게이트

- RS 플립플롭은 NAND 게이트로 구현 가능

- S와 R에 둘다 1을 입력하여 Q와 Q부정이 1이 되선 안됨

D 플립플롭

- D(Data)를 의미, C는 Clock(클록)

- 라이징 에지 때 값을 기억하는 플립플롭

클록

- 일정 주기로 0과 1을 반복하는 디지털 신호

- 회로의 동작 상태를 맞추는데 필요

상승 에지와 하강 에지

- L->H로 변하는걸 상승 에지(Rising edge)

- H->L로 변하는걸 하강 에지(Falling edge)

D 플립플롭의 동작

T 플립플롭

- T(Toggle)

- 입력이 0->1 또는 1->0이 될때 출력이 바뀌는 플립플롭

카운터 회로

- 이 회로는 하강 에지로 T-FF을 연결하며, 카운트 업 하고 있음.

-Q2, Q1, Q0순으로 2진수를 보면 T 시간에 대한 수를 나타냄.

프로그래밍을 이용한 회로 설계

- 하드웨어 기술 언어(HDL = Hardware Description Language)를 이용하여 회로를 생성 가능

- 논리 회로 기호로 회로를 설계했지만 최근에는 간단한 경우 외에는 사용하지 않음

- 최근에는 FPGA(Field Programmable Gate Array)를 이용해서 개발 함.

 -> 동일한 FPGA를 써도 전혀 다른 IC를 만들 수 있음.