집밖은 위험해

불평형 3상 회로

- 3상 교류는 평형 회로로 설계 유지되지만..

 1. 전원이 대칭이나 부하가 불평형

 2. 사고로 인해 전원/부하 모두 불평형인 경우

=> 키르히호프 법칙 이용하자

* 평형 3상 회로 : 기전력=, 내부임피던스=, 위상차 2pi/3, 부하 임피던스=

1) 중성점 접지식 Y-Y 회로

- 비대칭 3상 기전력, 불평형 부하가 주어지고, 중성점 O와 O'사이 임피던스 Zn이 존재

 + 전원 중성점 O를 영전위라 가정하면 => 3상 부하 중성점 O'는 전위 Vn 가짐

- 밀만의 법칙으로 중성점 전위 Vn을 구할 수 있으며 이 Vn으로 각 상의 전류를 구할 수 있다.

2) 중성점 비접지식 Y-Y 회로

- 위 중성점 접지식 Y-Y회로에서 Y_n = 0, I_n=0으로 놓고 계산하면 된다.

+ 전원이 대칭인 경우 : 상이 2pi/3씩 차이나고, 기전력=, 내부임피던스=

   => E_a = E, E_b = a^2 E, E_c = a E로 계산 가능!

3) 불평형 델타 부하

- 다음의 델타결선 불평형 부하에 3상 전압 인가시 I_a, I_b, I_c는 아래와 같이 구할 수 있다.

예제

3상 회로 전력

- 3상 회로 전력 P는 델타나 와이결선이나 상전압 V과 상전류 I, 위상차 theta가 주어질때 다음과 같이 구하면 된다.

- 실제로 전압/전류계로는 선전류의 실효값, 선간 전류의 실효값을 측정하기 쉬우므로 다음과 같이 전력을 계산한다.

- n 상의 경우 선전압, 선전류, 전력은 다음과 같이 계산한다.

예제

3상 시스템

- 주파수는 같고, 위상이 다른 세 교류 기전력을 사용하는 방식-

- 3상 기전력을 3pi emf라 부름.

3상 방식의 분류

1) 대칭 여부

  - 대칭 3상 방식 : 3개의 기전력이 같고, 위상차가 2pi/3씩 다른 경우

  - 비대칭 3상 방식 : 그렇지 않은 경우

2) 대칭 전원 여부 

   - 대칭 3상 전원 : 대칭 3상 방식 + 각 상의 내부 임피던스가 모두 같다.

   - 비대칭 3상 전원 : 그렇지 않은 경우

3) 부하의 같은 지여부

  - 평형 부하 balanced load : 각 상의 임피던스가 같은 부하

  - 불평형 부하 : 각 상의 임피던스가 다른 부하

4) 평형 여부

  - 평형 3상 회로 : 대칭 3상 전원 + 평형 3상 부하

           => 각 상의 기전력(대칭) 임피던스(대칭 전원)나 부하(평형)가 모두 같고, 위상차도 2pi/3씩 차이나는 회로

  - 불평형 3상 회로 : 그렇지 않은 회로

=> 대칭(기전력 =, 위상), 대칭 전원(내부 임피던스 =), 평형 부하(부하 Z = ), 평형 회로(대칭 전원 + 평형 부하)

교류 회로 결선 방식

1) 성형 결선 star connection

- 동일 극성인 단자를 0점(중성점)에 묶어 결선

- 각 상의 외부 단자는 전원 단자로 이용

2) 환상 결선 ring connection

- 각 상의 극이 다른 단자 끼리 직렬 접속해 환상(원) 모양으로 접속

- 각 상의 단자를 전원 단자로 사용

3) Y 결선 : 3상으로 만든 성형 결선

4) 델타 결선 : 3상으로 만든 환상결선

대칭 3상 교류 기전력

- 순시치 v_a, v_b, v_c는 모두 크기와 주파수가 같은 정현파, 위상만 2pi/3 씩다름

- 벡터연산자 a를 이용한 a, b, c 상전압 표시

- Y-Y 결선

예제

- 델타 결선

재정리

- 대칭 3상 회로 : 기전력=, 2pi/3씩 위상차

- 대칭 3상 전원 회로 : 대칭 3상 회로 + 내부 임피던스 =

- 평형 부하 3상 회로 : 3상 부하 임피던스 =

- 평항 3상 회로 : 대칭 3상 전원회로 + 평형 부하 3상 회로

     => 기전력/내부 임피던스/부하 임피던스= + 위상차 2pi/3

평형 3상 회로

1) Y-Y 회로 (전원, 부하 모두 Y결선)

2) Y-델타 회로

* 델타-Y, 델타-델타는 생략

예제 1

예제 2

예제 3,4

V결선

- 델타 결선에서 한 상의 전압/임피던스가 없는 경우

- 이용률 = 0.866(V결선 두대 출력/2대 출력 합)

- 출력비 = 0.577(V 결선 두대 출력/델타 결선 출력)

제너 다이오드 구조

- 기본 pn 다이오드보다 얇은 접합층(전위장벽)을 형성하여 기존 다이오드보다 훨씬 낮은 역항복 전압을 가짐

제너 다이오드 동작 영역

- 일반 다이오드 동작 영역 : 순방향 전압 0.7V 이상 영역과 역방향 전압의 항복 전압까지

제너 다이오드 역항복 형태

1) 제너 항복

 - 제너 다이오드는 매우 얇은 공핍층을 가짐 -> 공핍층을 가로지르는 전계 강도가 매우 샘

 - 높은 전계 강도에서는 낮은 전압에도 정공과 전자가 공핍층을 가로질러 결합해 역전류가 쉽게 만들어짐

 - 5 ~ 6V 이하 낮은 항복 전압에서 발생하여 제너 항복이라 함.

 - 갑작스럽지는 않고 점진적임

 - 낮은 역방향 전압에서 제너 다이오드에서만 발생

2) 애벌랜치 항복 

 - 아주 높은 역방향 전압에서 제너/일번 다이오드에서 발생

  -> 항복 전압이 더 높은 다이오드(5V 이상)과 많이 도핑된 pn 다이오드에서 발생

  => 전류 증가가 갑자기 일어남

 - 역방향 항복 전압 이하에서는 약간의 역방향 누설 전류가 흐름. 일부 전자/전공이 공핍층으로 들어감

  => 눈사태 붕괴, 애벌랜치 효과 : 역방향 항복 전압에 가까워지면 공핍층에 들어가는게 급가속됨

다이오드 순방향 전압-전류 특성 곡선

- 순방향 전압이 0V에서 서서히 증가

- 전압 장벽 0.7V에 도달하면 전류가 급격히 증가

- 회로에서 저항을 사용하여 순방향 전류 크기를 제한하여 다이오드 손상 방지

다이오드 역방향 전압-전류 특성

- 역방향 바이어스에서 극히 적은 역전류 I_R이 pn접합을 통해 흐름

- 역바이어스 전압 V_R이 항복 전압 V_BR에 도달하면 역전류가 급격히 증가

- 역바이어스 전압을 증가해도 다이오드 전압은 크게 증가하지 않으나 역전류가 급겨히 증가 => 다이오드 파손

다이오드 전압-전류 특성 곡선

연산증폭기 활용

- 정전압 IC : 출력 전압을 일정하게 유지하기 위해 출력 신호 일부를 궤환하여 기준 전압과 비교

    * 비교기를 연산증폭기로 만듬

- 가산기 : 전압을 더함

- 적분기 : 입력 파형을 적분 형태로 출력

- 미분기 : 미분 신호로 출력

비교기

- 연산 증폭기 내 두 전압의 크기를 비교

 => 두 입력 전압과 출력을 가짐. 하나의 입력이 다른 입력전압과 크거나 작을때를 나타내는 디지털 신호 출력

- 두 입력 전압(V_ref, V_in) 의 차이를 +, - 두 상태 중 하나로 출력

- 부 궤환 회로를 사용하지 않아 높은 개방루프 이득 효과로 큰 출력이 나온다.

- 공급 전압의 제한으로 출력이 포화 되므로 공급 전압 이내 값으로 출력 해야 함.

- 기준 전압 V_ref가 V_in보다 큰 경우에만 High 나머진 low가 된다.

기준 전압 구현 방법

- 베터리 

- 전압 분배

- 제너 다이오드

입력 잡음 영향

- 입력 전압에 잡음 혼재 -> 전압 변동이 입력 => 비교기에서 에러 벌생

슈미트 트리거

- 잡음 영향을 줄이기 위해 히스테리시스를 갖는 비교기

- 히스테리시스 : 비교기에 연결된 정궤환

 * 상측 트리거 점 UTP, 하측 트리거점 LTP두 레벨을 기준으로 동작

- UTP나 LTP에 도달하면 한번만 트리거 되어 잡음의 영향을 무시 가능

- 히스테리시스 전압은 두 트리거 전압의 차 => V_HYS = V_UTP - V_LTP

바운딩

- 비교기 출력을 포화 출력 V_out(max) 아래로 제한

- 제너 다이오드로 만듬

- 회로 연결 방향에 따라 다른 형태로

가산기/미분기/적분기는 생략

궤환 feedback 과 부궤환 negative feedback

- 궤환 : 증폭기 출력 일부가 입력으로 돌아감

- 부궤환 : 위상이 180도 변한 궤환 신호가 반전 - 입력으로 돌아감

부 궤환의 목적

- 연산증폭기의 높은 개방 루프 이득으로 아주 작은 입력 전압도 출력을 포화 상태로 만듬

- 전압 이득을 줄여 연산 증폭기를 선형 증폭기로 사용 가능해짐

- 전압 이득이 안정적으로 조절 가능해짐

- 입출력 임피던스와 대역폭 제어가 가능

비반전 연산 증폭기

- 입력 신호는 비반전 입력단자로 들어가고

- 출력은 궤환하여 반전 입력 단자로 들어간다.

- 궤환 회로는 R_i와 R_f의 전압 분배회로 형태 => V_out이  V_f로 감소하여 돌아간다.

- 폐루프 이득은 개루프 이득과 상관없고, 궤환 회로의 저항값에 의해 결정

전압 플로어

- 출력 전압이 궤환 회로 없이 반전 입력으로 들어오는 비반전 증폭기

- 전압 이득이 1에 가까움

- 매우 높은 입력 임피던스와 낮은 출력 임피던스를 가짐

 => 높은 임피던스의 전원과 낮은 임피던스를 갖는 부하 사이에 완충 증폭기역활

반전 증폭기

- 이상적인 증폭기의 경우 입력임피던스가 무한이므로 반전 입력단자의 전류는 0

- 개방 루프 이득이 무한이므로 두 입력단자 사이 전위차는 0

- 비반전 입력단자가 접지와 연결 -> 반전 입력단자도 가상접지에 의해 전위가 0V

전력 증폭기

- 부하에 전력을 전달하기 위한 증폭기

A급 전력 증폭기

 1) 선형 영역에서 동작

  => 신호 왜곡에 자유로움

 2) 부하선 중앙에 동작점 존재

  => 입력 신호가 없어도 바이어스로 인한 전력 소모 발생

  => 증폭기 효율 저하 및 발열

  => 주의사항 : 열에 민감한 받는 회로 소자에 영향을 줄 수 있으므로 위치 고려 필요

 3) A급 전력 증폭기 전력 이득 = 출력 전력/ 입력 전력

 4) 효율은 10%대로 매우 낮다.

B급 푸시폴 증폭기

- B급 증폭기 2개를 조합하여 전 주기에 동작하는 증폭기

AB급 푸시폴 증폭기

- B급 증폭기의 교차 일그러짐 현상을 제거한 증폭기

- V_BE에 의한 영향을 보상하기 위해 베이스에 바이어스 또는 다이오드 연결

B급/AB급 증폭기 특징

- 최대 출력 전력 = (전원 전압 V_CC * 포화 전류 I_C(sat)) / 4

- 효율 : 79%로 A급 증폭기의 25%보다 높다.

데시벨

- 전력/전류/전압의 비에 log를 취한 값으로 dB

캐패시터의 주파수 효과

- 결합 캐패시터 :  교류 신호를 직류 전우너과 분리

- 바이패스 캐패시터 : 교류 신호와 접지를 연결

- 내부 접합 캐패시터 : 증폭기 이득을 감소시키고 위상 천이 발생

연산 증폭기 내부

- 차동 증폭기, 전력 증폭기, 푸시폴 증폭기로 구성

- 특징 : 동상신호 제거비, 입력 오프셋 전압, 슬루율로 표현

연산 증폭기

- 가산, 감산, 미적분 등 수학 연산을 수행하는데 사용되어 연산 증폭기라는 이름을 가지게 됨

- 두 입력 전압을 덧셈, 뺄셈, 미적분 연산을 하여 필터/버퍼 역활 수행 가능한 증폭기 회로

연산 증폭기

- 구성 : 차동 증폭기, 전압 증폭기, 푸시폴 증폭기 등

- 기호 : 반전 입력 -, 비반전 입력 +으로 두 입력 단자와 한개의 출력 단자를 가짐.

이상적인 연산 증폭기

- 전대입C

- 무한이 되야 하는것 : 전압 이득, 대역폭, 입력 임피던스, CMMR(동상신호 제거비)

- 0이 되어야 하는것 : 출력 임피던스

실제의 연산 증폭기

- 출력 전압 첨두(최대)값은 두 공급 전압보다 약간 낮음

- 출력 전류도 내부적 한계에 의해 제한

- 매우 높은 전압 이득/입력 임피던스

- 매우 작은 출력 임피던스

동상 신호 제거비 Common mode Rejection Ration

- 차동 증폭기 : 2개의 입력 신호 차이를 증폭 - 동상 신호는 원치 않음

    => 원치 않는 동상 신호를 제거하는 비율 CMRR

- 이상적인 Op amp에서 CMRR : 동상 신호 이득 0, 단일 입력, 차동 입력에 대해 높은 이득

- 실제 Op amp에서 CMRR : 1보다 작은 동상 이득, 수천 정도 높은 개방 루프 이득

 * 연산 증폭기 개방 루프 이득 Open loop Voltage Gain(A_ol) : 외부 연결이 없을 때 입력 전압에 대한 출력 전압 비

연산 증폭기 파라미터

1) 입력 오프셋 전압 Input Offset Voltage

   - 이상적인 출력 : 두 입력 차 0V, 출력 0V

   - 실제 출력 : 두 입력 차 0V, 두 입력의 V_BE가 약간의 차이나므로 작은 직류 전압 발생

    => 입력 오프셋 전압 V_OS : 차동 출력 0V 하기 위해 입력 단자에 요구되는 차동 직류 전압

2) 입력 바이어스 전류 I_BIAS

   - 증폭기 첫 단을 동작 하기 위한 증폭기 입력 직류 전류

3) 차동 입력 임피던스

 - 반전 입력과 비반전 입력 사이 전체 저항

 -차동 입력 변화에 따라 바이어스 전류 변화를 측정하여 결정

4) 동상 입력 임피던스

  - 각 입력과 접지 사이 저항

  - 동상 입력 전압 변화에 따른 바이어스 전류 변화 값을 측정하여 결정

5) 입력 오프셋 전류 I_OS

  - 이상적인 오프셋 전류 : 같아야 함

  - 실제 입력 오프셋 전류 I_OS = |I_1 - I_2|

  => 높은 입력 임피던스를 통해 흐르는 전류 차이가 실질적인 오프셋 전압 유발

   * 높은 이득/입력 임피던스를 갖는 증폭기는 I_OS가 작아야 함

6) 출력 임피던스

7) 주파수 응답

 - 내부 결합 캐패시터가 없어 저주파 응답은 0Hz 가깝게 확장 가능

8) 슬루율

  - 입력으로 스탭 신호가 왔을때 시간에 따른 출력 전압의 최대 변화율

연산 증폭기 정리

- 차동 신호 증폭이 목적

- 동상 신호 제거비 CMRR : 증폭에 필요하지 않는 신호를 제거하는 비율을 의미하므로 커야함.

- 입력 오프셋 전압 : 두 같은 입력에도 차동 출력이 발생 시 증폭기 내부 구조가 비대칭을 의미

                           => 차동 출력이 0V가 되기 위한 오프셋 전압

- 슬루율 : 연산증폭기 응답 시간

차동 증폭기

- 입력 대개의 전압 차에 비례하는 증폭기

증폭기

1. 한개의 입력 신호를 증폭

2. 두 신호 차이를 증폭(= 차동 증폭기)

동상? 차동?

- 동상 : 두 입력 신호의 위상이 같은 경우

- 차동 : 두 입력 신호의 위상이 반대 인 경우

차동 증폭기 구조

- 입력 두개, 출력 두개

- 트랜지스터 이미터는 서로 연결

- 트랜지스터 Q1. Q2, R_C1, R_C2는 같다고 가정

차동 증폭기 동작

- 양쪽 입략 베이스를 접지

- 이미터는 베이스보디 0.7V 낮게 설정 => 이미터 단자는 - 0.7V

- 중심 기준으로 양쪽이 대칭 => 이미터 전류는 양쪽으로 균등하게 흐름

- Q1의 베이스에 1V 인가 => 이미터 전압 V_E = V_B - 0.7V로 상승 * Q2 베이스에는 그대로 접지상태

  이미터 전압 상승

  => 이미터 저항 R_E로 흐르는 전류 증가

  => Q_2 B-E 접합의 순방향 바이어스 감소(I_E1이 커졋으므로)

  => I_C2의 감소하며 Q1은 추가적인 I_C1을 받는다.(I_C1이 커진다)

  => R_C1의 전압이 커진다   <=> R_C2 전압이 작아진다.

  => 출력 1은 작아진다.    <=> 출력 2는 커진다.

  * 반대로 놓을시 반대 작용

BJT 증폭기 종류

- 공통 이미터 증폭기 CE : 베이스 입력 신호 -> 컬렉터 출력

- 공통 컬렉터 증폭기 CC : 베이스 입력 신호 -> 이미터 출력

- 공통 베이스 증폭기 CB : 이미터 입력 신호 -> 컬렉터 출력

- 증폭 시키고자 하는 신호와 입력/부하 단의 임피던스를 어떻게 할지에 따라 증폭기가 결정

공통 이미터 증폭기

- 가장 많이 사용. 기준 단자로 이미터,  베이스 입력 컬렉터로 출력나옴

- 이미터를 교류 접지

- V_in과 V_out의 위상차는 180도

직류 동작 해석 방법

- 바이어스 상태 분석

 => 캐패시터를 개방 회로로 변환

 => 직류 등가 회로로 본다

- V_E = V_B - V_BE

 * V_BE는 쇼트키는 0.3, 실리콘은 0.7 일반적으로 실리콘으로 쓰므로 0.7V

- I_E = V_E/R_E로 구함

교류 등가 회로

- 캐패시터의 임피던스 = 1/(j*2*pi*f)로 주파수에 반비례

  => 주파수가 매우 큰 경우 캐패시터는 0옴 => 단락으로 볼수있다.

- 직류 전압원 : 전압/전류 제공

  내부 저항이 큰 경우 -> 전력 손실 큼 -> 외부 회로에 충분한 전력 제공 힘듬

  => 0으로 대치한다

베이스 입력 저항

- 교류 전원 내부 저항 R_s가 증폭기 회로 저항보다 작은 경우 V_b = V_s로 가정

- 증폭기 외부에서 베이스 단자를 입력으로 봤을 때 저항

출력 저항

- 증폭기 외부에서 컬렉터 단자를 봤을 때 저항

 = 컬렉터 단자 내부저항 r'_c와 외부 저항 R_C의 합성 저항

     * r 파라미터인 r'_c는 매우 큼 => 개방 상태로 보자

 => 출력저항 R_out = R_C 

정리 하자니 감당이 안되니 예제와 함께 정리하면...

CE 증폭기 요약 및 예제

- 직류 측면 : 전압 이득(바이패스 캐패시터가 높여줌)

- 교류 측면 : 베이스 입력 저항, 총 입력 저항, 전류 이득, 전력 이득

* r_e는 중요한 r 파라미터로 다음과 같이 구할 수 있다.

다음의 CE 증폭기가 주어질 때

- 전압 이득, 전류 이득, 전력 이득을 구하자

증폭기별 활용

- 공통 이미터 증폭기 : 적절한 입 출력 저항과 큰 전압 이득을 얻는다 => 많이 사용됨

- 공통 컬렉터 증폭기 : 전압 이득은 작으나 전류 이득 큼, 입력 저항이 높음 => 낮은부하 구동시 부하 영향 최소화(버퍼)

                           + 출력 저항이 작다 => 작은 저항을 갖는 부하에 유용

- 공통 베이스 증폭기 : 전압 이득 큼, 전류 이득/입력 저항 작음 => 출력 저항이 매우 작은 신호원에 사용