전자 회로 9 - 연산 증폭기 응용

연산증폭기 활용

- 정전압 IC : 출력 전압을 일정하게 유지하기 위해 출력 신호 일부를 궤환하여 기준 전압과 비교

    * 비교기를 연산증폭기로 만듬

- 가산기 : 전압을 더함

- 적분기 : 입력 파형을 적분 형태로 출력

- 미분기 : 미분 신호로 출력

 

 

 

 

비교기

- 연산 증폭기 내 두 전압의 크기를 비교

 => 두 입력 전압과 출력을 가짐. 하나의 입력이 다른 입력전압과 크거나 작을때를 나타내는 디지털 신호 출력

- 두 입력 전압(V_ref, V_in) 의 차이를 +, - 두 상태 중 하나로 출력

- 부 궤환 회로를 사용하지 않아 높은 개방루프 이득 효과로 큰 출력이 나온다.

- 공급 전압의 제한으로 출력이 포화 되므로 공급 전압 이내 값으로 출력 해야 함.

- 기준 전압 V_ref가 V_in보다 큰 경우에만 High 나머진 low가 된다.

 

 

기준 전압 구현 방법

- 베터리 

- 전압 분배

- 제너 다이오드

 

입력 잡음 영향

- 입력 전압에 잡음 혼재 -> 전압 변동이 입력 => 비교기에서 에러 벌생

 

 

슈미트 트리거

- 잡음 영향을 줄이기 위해 히스테리시스를 갖는 비교기

- 히스테리시스 : 비교기에 연결된 정궤환

 * 상측 트리거 점 UTP, 하측 트리거점 LTP두 레벨을 기준으로 동작

- UTP나 LTP에 도달하면 한번만 트리거 되어 잡음의 영향을 무시 가능

- 히스테리시스 전압은 두 트리거 전압의 차 => V_HYS = V_UTP - V_LTP

 

 

 

바운딩

- 비교기 출력을 포화 출력 V_out(max) 아래로 제한

- 제너 다이오드로 만듬

- 회로 연결 방향에 따라 다른 형태로

 

 

가산기/미분기/적분기는 생략